몽키로 전력 변환하기

모두가 알듯이 반도체는 Single crystal 실리콘을(FZ,CZ method) 이용하여 반도체 8대 공정을 통해 실리콘에 회로를 만듬으로서 Chip을 만들게 됩니다.

8대공정 중 Wiring & Packaging에서

chip외부와의 전기적 통신을 위해 초기엔 실제 Wire를 이용해 배선작업을 했지만 이후에 solder ball을 이용한 Flip chip방식 요즘은 Tunnel을 뚫어 chip을 배치하는 방식을 사용하지만 주류를 이루고있는 Flip chip방식에 대해 설명하자면 Flip chip은 반도체와 PCB와 연결을 하려했는데 Chip의 사이즈가 작아 PCB에 바로 장착하기엔 무리가 있습니다. (Solder ball을 작게 만들기 어렵기 때문에)그렇기에 중간에 substrate를 이용해 chip과 PCB를 연결합니다.

위의 그림을 보면 알 수 있듯이 실리콘말고도 여러 재료들이 사용됩니다.

이러한 chip에는 수많은 트렌지스터가 장착되어 회로의 전기적신호를 ON/OFF 하는데 이 과정에서 필연적으로 발열이 발생하고 있고 이 발열을 해결하고자 SIC(실리콘카바이드),GAN(질화갈륨) 등의 신소재를 사용하지만 이 또한 단위면적당 트렌지스터의 증가로인해 높은 Heat flux의 문제점을 가지고 있습니다.

이로인해 발생하는 문제는 여러재료가 사용되기에 서로다른 CTE(열팽창계수)로 인한 lift off 현상으로 인해 신뢰성의 저하문제가 있기 때문에 여러 방열기술의 적용이 필요합니다.

그렇기에 반도체공정에서 Packaging의 열해석이 필수적으로 필요한데 오늘은 이러한 Packaging의 열해석을 Ansys를 통해 한번 해보고자 합니다.

단위[mm,w,s]

먼저 Geometry에서 20x20x1사이즈의 pure silicon pad형상을 만들어 보았습니다.

실제반도체의 경우는 복합소재의 사용과 Packaging으로 인해 많이 다르지만 형상과 재료에 대해 정확히 모르기 때문에 이렇게 진행하도록 하겠습니다.

저는 Steady State thermal과 Transient Thermal 해석을 진행하였는데

Steady state는 에너지 방정식에서 시간의 변화를 고려하지 않은 방식으로 열전달의 경로가 중요하지 않고 열전달이 모두 끝난 상태를 해석하는 방식입니다.

위의 식을 보면 쉽게 이해할 수 있습니다.

(fin 휜 설계 열전달[Heat transport]#1전도 Conduction 포스팅 참조)

CPU라고 가정하였을 때 국민 써멀구리스로 불리는 MX-4가 8정도 하므로 대류열전달 계수를 8로 가정하고

가열부의 Heat flux는 제 노트북의 TDP(Thermal Design Power) 가 45이므로 가열부의 Heat flux를 45로 가정하고 해석을 진행했습니다.

(실제로 Chip의 내부에서 열이 발생하여 열전도 방향을 위아래옆으로 다 전달되지만 isothermal transfer로 가정하여 옆을 통한 열전달이 없도록 옆 4면에 단열조건을 추가 )

위의 결과에서 온도를 보면 알다시피 Steady state이기 때문에 Step을 나누어 놓아도 모두 같은 온도를 나타내었습니다.

이후 같은 방식으로 Transient Thermal해석을 진행하여 시간에 따른 변화를 알아보도록 하겠습니다.

결과를 보면 500초까지 측정하였는데

최저온도가 22도 최고온도가 24.2도인것을 볼 수 있습니다 위의 steady state의 경우 30.625도이기 때문에 linear 하게 증가한다고 가정한다면 열평형까지 약 2500초정도 소요됨을 예측할 수 있습니다.

이전에 진행하였던 실리콘의 열전도해석에서 잘못된 점들이 있어 수정합니다.

1.Pure Si 의 thermal conductivity가 Ansys에서 제공하는 값이 잘못되었습니다

(140->1.3 [W/m*C])

그렇기에 위의 결과는 140(W/m*C) 의 재료에 45W의 열원이 있을 때 1차원 열전도에서의 열분포라고 보면 되고

아래의 결과는 1.3W/m*C의 실리콘의 열전도 해석이라 보시면 됩니다.

결과

{Steady state}

Transient Thermal